DEST AVAILABLE COPY

From: 8064986673

To: USPTO

Page: 12/26

Date: 2006/1/25 上午 10:27:41

Searching PAJ

第1頁,共2頁



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-150893

(43) Date of publication of application: 30.05.2000

(51)Int.CI.

H01L 29/786 H01L 21/336 HO1L 21/306

H01L 27/12

(21)Application number: 10-323035

(71)Applicant: NEC CORP

(22)Date of filing:

13.11.1998


(72)Inventor: SHIODA KUNIHIRO

(54) THIN-FILM TRANSISTOR AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a polysilicon TFT that has the superior transmittance at an opening. at the same time, can secure the flatness of wiring formation part even when cap annealing is made, and prevents the burnout of aluminum wiring, and its manufacturing method.

SOLUTION: In a polysilicon TFT, a silicon oxide film layer (a) 11, a silicon nitride film layer 12, an amorphous silicon layer 13, and a cap layer 14 are laminated in this order, and ELA treatment is made via the cap layer, thus forming polysilicon 15. Also, in the polysilicon TFT, the silicon nitride film layer is eliminated by wet etching after excimer laser annealing.



LEGAL STATUS

[Date of request for examination]

13.11.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3237630

[Date of registration]

05.10.2001

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

From: 8064986673

To: USPTO

Page: 13/26 Date: 2006/1/25 上午 10:27:42

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出額公開番号

特開2000-150893 (P2000-150893A)

(43)公開日 平成12年5月30日(2000.5.30)

(51)Int.Cl.'		識別配号	FI			元77十"(参考)
H01L	29/786		HOIL	29/78	627G	5F043
	21/336			27/12	R	5F110
	21/306			21/308	E	
	27/12			29/78	626C	

(21)出剧番号 特閣平10-323035

(22)出題日 平成10年11月13日(1998, 11.13) (71) 出顧人 000004237

日本包贸株式会社

東京都港区芝五丁目7番1号

(72) 発明者 塩田 国弘

東京都港区並五丁目7番1号 日本電気株

式会社内

(74)代理人 100080818

并理士 加藤 朝道

Fターム(参考) 5F043 AA10 AA33 AA35 BB22 D015

5F110 AA30 BB01 0002 DD13 D014 DD17 FF02 CG02 GG13 CG47


PP03

(54) 【発明の名称】 薄膜トランジスタおよびその製造方法

(57)【要約】 (修正有)

【課題】開口部における光の透過率に優れ、かつ、キャ ップアニールを行っても配線形成部の平坦性が確保で き、アルミ配線が断線することにないポリシリコンTF T及びその製造方法の提供。

【解決手段】ガラス基板上に、シリコン酸化膜層11 と、シリコン窒化膜層12と、アモルファスシリコン層 13と、キャップ層14とがこの順に積層され、キャッ プ層を介してELA処理を行うことによりポリシリコン 15が形成されたポリシリコンTFTであって、エキシ マレーザアニール後、シリコン窒化膜層がウエットエッ チングによって除去されてなる。



Page: 14/26

Date: 2006/1/25 上午 10:27:42

(2) 000-150893 (P2000-150893A)

【特許請求の範囲】

【請求項1】第1の絶縁層と、第2の絶縁層と、アモル ファスシリコン菌と、キャップ層とがこの順に積層され た基板に、前記キャップ層を介してエキシマレーザアニ ール(ELA)処理を施すことにより、前記アモルファ スシリコン層がポリシリコン層に変換されてなるポリシ リコン薄膜トランジスタ(TFT)であって、

1

前記ポリシリコン層の所定の領域を除去して形成された 開口領域では、前記第2の絶縁膜が除去されている、こ とを特徴とするポリシリコンTFT。

【請求項2】前記第2の絶縁層が、前記キャップ層のエ ッチャントに対して耐性を有する材料からなる、ことを 特徴とする請求項1記載のポリシリコンTFT。

【簡求項3】前配第1の絶縁層が、前配第2の絶縁層の エッチャントに対してエッチレートの小さい材料からな る、ことを特徴とする請求項1又は2に記載のポリシリ コンTFT.

【請求項4】前配第2の絶級層のエッチャントに対する 前記第1の絶縁層のエッチレートが、前記第2の絶縁層 のエッチレートの1/10以下である、ことを特徴とす 20 る請求項1又は2に記載のポリシリコンTFT。

【請求項5】前記第1の絶録層と、前記キャップ層とが シリコン酸化膜よりなり、前記第2の絶縁層がシリコン 窒化膜よりなる、ことを特徴とする請求項1乃至4のい ずれか一に記載のポリシリコンTFT。

【請求項6】前記第2の絶縁層の膜厚が、ELAに際し て前記ポリシリコンとの界面に形成される凹凸よりも大 きい膜厚に設定されている、ことを特徴とする請求項1 乃至5のいずれか一に記載のポリシリコンTFT.

設定されている、ことを特徴とする請求項1乃至5のい ずれか一に記載のボリシリコンTFT。

【請求項8】(a)基板上に第1の絶錢層を形成する工 程と、

- (b)前記第1の絶録層の上に、第2の絶録層を形成す る工程と、
- (c) 前記第2の絶録層の上に、アモルファスシリコン 層を形成する工程と、
- (d) 前記アモルファスシリコン層をELAによってポ リシリコン層に変換する工程と、
- (e) 前記ポリシリコンの所定の領域を、前記第2の絶 緑層が露出するまでドライエッチングにより除去し、能 動領域を形成する工程と、
- (f)前記能動領域以外の前記第2の絶縁層を、前記第 1の絶縁層が露出するまでウェットエッチングにより除 去する工程と、を含むことを特徴とするポリシリコンT FTの製造方法。

【請求項9】(a) 基板上に第1の絶縁層を形成する工 程と、

(b) 前記第1の絶縁層の上に、第2の絶縁層を形成す 50 CVD法によりシリコン酸化膜層 11を形成し(図5)

る工程と、

- (c)前記第2の絶綠僧の上に、アモルファスシリコン 層を形成する工程と、
- (d) 前記アモルファスシリコン層の上に、キャップ層 を形成する工程と、
- (e) 前記キャップ層を介して、前記アモルファスシリ コン層をELAによってボリシリコン層に変換する工程 と、
- (f) 前記キャップ層をウェットエッチングにより除去 10 する工程と、
 - (g) 前記ポリシリコンの所定の領域を、前記第2の絶 緑層が露出するまでドライエッチングにより除去し、能 動領域を形成する工程と、
 - (h)前記能動領域以外の前記第2の絶縁層を、前記第 1の絶縁層が露出するまでウェットエッチングにより除 去する工程と、を含むことを特徴とするポリシリコンT FTの製造方法。

【請求項10】前記第1の絶縁層が、前記第2の絶縁層 のエッチャントに対してエッチレートが1/10以下の 材料からなる、ことを特徴とする請求項8記載のポリシ リコンTFTの製造方法。

【
請求項11】前配第2の絶録層が、前記キャップ層の エッチャントに対して耐性を持つ材料からなり、

前記第1の絶縁層が、前記第2の絶縁層のエッチャント に対してエッチレートが1/10以下の材料からなる、 ことを特徴とする讚求項9記載のポリシリコンTFTの 製造方法。

【韻求項12】前記第1の絶縁層と、前記キャップ層と がシリコン酸化膜よりなり、前記第2の絶縁層がシリコ 【請求項7】前記第2の絶縁層の膜厚が50nm以上に 30 ン窒化膜よりなる、ことを特徴とする請求項8乃至11 のいずれか一に記載のポリシリコンTFTの製造方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は薄膜トランジスタ (TFT)に関し、特に、エキシマレーザアニール(E LA) によりアモルファスシリコンをポリシリコンに変 換してなるポリシリコンTFTに関する。

[0002]

【従来の技術】主にLCDのスイッチング素子として開 40 発・実用化されてきたアモルファスシリコンTFTの高 性能化・高精細化および、ガラス基板上への回路形成実 現のために、トランジスタの活性層に多結晶シリコンを 用いたポリシリコンTFTが開発されている。活性圏に 用いる多結晶シリコンは結晶材料であるために、非晶質 材料であるアモルファスシリコンに比べて移動度が10 0倍程度高くなるという利点がある。

【0003】ここで、従来のポリシリコンTFTの製造 方法について、工程断面図である図5を参照して説明す る。まず、ガラス基板10上にLPCVD法またはPE

To: USPTO

Date: 2006/1/25 上午 10:27:42

(3) 000-150893 (P2000-150893A)

(b) 参照)、その上に、LPCVD法またはプラズマ CVD法によりアモルファスシリコン層13を形成する (図5 (c)参照)。次に、図5 (d)に示すように、 エキシマレーザアニールを行い、アモルファスシリコン 届13の所定の領域を結晶化して、ポリシリコン届15 を形成する。この後、ゲート酸化膜16を形成し(図5 (e) 参照)、シリコン酸化膜層11が露出するまでド ライエッチングによりエッチングを行い、ポリシリコン 届15を島状に分割する。

【0004】以上の工程によって製造したポリシリコン 10 TFTは、ELAの際にアモルファスシリコン層13が 露出しているために、結晶化したポリシリコン層15の 表面に凹凸が形成されてしまう。そこで、これを防ぐた めにキャップ層を形成するという方法が用いられる。こ れは、ELA実施前にアモルファスシリコン層の上にシ リコン酸化膜層をキャップ膜として形成し、アニールを 行うというものであり、粒経ばらつきの抑制と表面ラフ ネスの低減という2つのメリットが得られる。

【0005】キャップ層を形成してBLAを行うポリシ リコンTFTの製造方法について、図6及び図7を参照 20 して説明する。まず、ガラス基板上10にLPCVD法 またはPECVD法でシリコン酸化膜層11を形成した 後(図6(b)参照)、LPCVD法またはプラズマC VD法でアモルファスシリコン層13を形成する(図6 (c)参照)、さらにその上にLPCVD法またはプラ ズマCVD法でキャップ層となるシリコン酸化膜層14 を形成し、ELAによってキャップアニールを行い、ア モルファスシリコン暦13の所定の領域を結晶化して、 ポリシリコン暦15を形成する。その後、シリコン酸化 となる領域のポリシリコン層15をドライエッチングで 除去し、ポリシリコン層15を島状に分割する。

[0006]

【発明が解決しようとする課題】しかしながら、従来の ポリシリコンTFTでは、LCDのようにバックライト を使用して輝度を確保する表示デバイスの場合、ガラス 差板上のTFTデバイスの形成領域以外の領域、すなわ ち開口部における光の透過率が小さくなり、表示させた 時の輝度が低減するという問題がある。

エッチングの際に、下地膜であるシリコン酸化膜層11 もダメージを受け、また、ポリシリコン層15とその下 地膜との界面は、ELAの際にシリコン原子の移動に起 因する凹凸が形成される。従って、図5(f)及び

(f)の部分拡大図である(f')に示すように、シリ コン酸化膜層11の表面は凹凸が多数存在する状態にな ってしまい、従来のプロセスでは、この凹凸が最後まで 残ってしまうため、開口部における光の透過率が低減し てしまうからである。

【0008】また、キャップアニール法の場合には、ボ 50 に第1の絶縁層を形成する工程と、(b)前記第1の絶

リシリコン層15の除去領域上に形成する配線層がEL Aの際にポリシリコン度15に生じるピンホール24に 起因する窪みによって断線してしまうという問題が生じ る.

【0009】その理由は、図7(f)に示すように、キ ャップ層となるシリコン酸化製層14をエッチング除去 する際、ポリシリコン層17中に発生したピンホールを 通って、エッチング液が下地膜にしみ込み、キャップ層 と同じ部材でできているシリコン酸化膜層116エッチ ングして空洞部分21を形成し、その後の工程において もこの空洞部分21は凹部22として残り、図7(f) の部分拡大図である(f′)に示すように、アルミ配線 を断線させてしまうからである。

【0010】本発明は、上記問題点に鑑みてなされたも のであって、その主たる目的は、閉口部における光の透 過率に優れ、かつ、キャップアニールを行っても配線形 成部の平坦性が確保でき、アルミ配線が断線することに ないポリシリコンTFT及びその製造方法を提供するこ とにある。

[0011]

Page: 15/26

【課題を解決するための手段】上記目的を達成するた め、本発明は、第1の絶縁層と、第2の絶縁層と、アモ ルファスシリコン層と、キャップ層とがこの順に積層さ れた基板に、前記キャップ層を介してELA処理を施す ことにより、前記アモルファスシリコン層がポリシリコ ン層に変換されてなるポリシリコンTFTであって、前 記ポリシリコン層の所定の領域を除去して形成された開 口領域では、前記第2の絶縁膜が除去されているもので

膜層14をエッチング除去し(図7(f)参照)、開口 30 【0012】本発明においては、前記第2の絶縁層が、 前記キャップ層のエッチャントに対して耐性を有する材 料からなり、前記第1の絶縁層が、前記第2の絶縁層の エッチャントに対してエッチレートが1/10以下の材 料からなることが好ましく、前記第2の絶縁層の膜厚 が、ELAに際して前記ポリシリコンとの界面に形成さ れる凹凸よりも大きい膜厚、好ましくは50 nm以上に 設定されている構成とすることができる。

【0013】本発明の製造方法は、(a) 基板上に第1 の絶縁層を形成する工程と、(b)前記第1の絶縁層の 【0007】その理由は、ポリシリコン層15のドライ 40 上に、第2の絶縁層を形成する工程と、(c)前記第2 の絶縁層の上に、アモルファスシリコン層を形成する工 程と、(d)前記アモルファスシリコン層をELAによ ってポリシリコン層に変換する工程と、(e)前記ポリ シリコンの所定の領域を、前配第2の絶縁層が露出する までドライエッチングにより除去し、能動領域を形成す る工程と、(f)前記能動領域以外の前配第2の絶縁層 を、前記第1の絶縁層が露出するまでウェットエッチン グにより除去する工程と、を含むものである。

【0014】また、本発明の製造方法は、(a)基板上

To: USPTO

Date: 2006/1/25 上午 10:27:43

(4) 000-150893 (P2000-150893A)

Page: 16/26

緑暦の上に、第2の絶縁層を形成する工程と、(c)前記第2の絶縁層の上に、アモルファスシリコン層を形成する工程と、(d)前記アモルファスシリコン層の上に、キャップ層を形成する工程と、(e)前記キャップ層を介して、前記アモルファスシリコン層をELAによってボリシリコン層に変換する工程と、(f)前記キャップ層をウェットエッチングにより除去する工程と、

5

(g) 前記ポリシリコンの所定の領域を、前記第2の絶 緑層が露出するまでドライエッチングにより除去し、能 動領域を形成する工程と、(h) 前記能動領域以外の前 記第2の絶縁層を、前記第1の絶縁層が露出するまでウ ェットエッチングにより除去する工程と、を含むもので ある。

【0015】本発明においては、前配第1の絶縁層と、前記キャップ層とがシリコン酸化膜よりなり、前記第2の絶縁層がシリコン壁化膜よりなることが好ましい。 【0016】

【発明の実施の形態】本発明に係るボリシリコンTFTは、その好ましい一実施の形態において、ガラス基板(図3(e)の10)上に、シリコン酸化膜圏(図3(e)の12)と、アモルファスシリコン圏(図3(e)の13)と、キャップ層(図3(e)の14)とがこの順に積層され、キャップ層を介してELA処理を行うことによりボリシリコン(図3(f)の15)が形成されたボリシリコン「図3(f)の15)が形成されたボリシリコンTFTであって、ELA後、シリコン窒化膜圏がウエットエッチングによって除去されてなるものである。

【0017】本発明の構成によれば、ポリシリコンTF Tを形成する際のELA工程前に、ポリシリコン層とシ 30 リコン酸化膜層との間にシリコン窒化膜層が挿入され、アイランドエッチング工程においてポリシリコン層をドライエッチングで除去した後、ポリシリコン層直下のシリコン窒化膜層をウェットエッチングで除去する。このように、ELAの際及びポリシリコン層のドライエッチングの際に表面に凹凸が形成されたシリコン窒化膜層を除去することでシリコン酸化膜層の表面を平坦にすることができ、LCDパネルにしたときの開口部における透過率の低下を防止することができる。

[0018]

【実施例】上記した本発明の実施の形態についてさらに 詳細に説明すべく、本発明の実施例について図面を参照 して以下に説明する。

【0019】[実施例1]本発明の第1の実施例に係るポリシリコンTFTについて、図1及び図2を参照して説明する。図1及び図2は、ポリシリコンTFTの製造方法を模式的に説明するための工程断面図である。

【0020】まず、図1(b)に示すように、ガラス基板10上に膜厚約500nmのシリコン酸化膜(SiOx)層11を形成する。このシリコン酸化膜層11は、

原料ガスとしてSiH₄とO₂、またはSi₂H₆とO₂を 用い、LPCVD又はプラズマCVDで形成される。こ の時の基板温度は、LPCVDの場合は400℃以下、 プラズマCVDの場合は350℃以下とする。

6

【0021】次に、図1(c)に示すように、シリコン酸化膜層11の上にシリコン窒化膜(SiNx)層12を形成する。このシリコン窒化膜層12の緩衝フッ酸に対するエッチングレートはシリコン酸化膜層11に対するエッチングレートの1/10以下とし、膜厚は後に述べるポリシリコン層14とシリコン窒化膜層12との界面に形成される凹凸に比べて十分に大きくなるように50nm以上とすることが好ましい。

【0022】次に、図1(d)に示すように、シリコン 窒化膜圏12の上に非晶質シリコン(アモルファスシリコン圏 コン)層13を形成する。このアモルファスシリコン圏 13は、原料ガスとしてSizH6を用いたLPCVDで 形成され、膜厚は約50~75nmである。この時の基 板温度は約450℃とする。そして、エキシマレーザア ニール(ELA)法によりアモルファスシリコン層13 を結晶化し、多結晶シリコン(ポリシリコン)層15を 形成する。ここで、ELAでポリシリコン層15形成す る際に、ポリシリコン層15の下地層であるシリコン窒 化膜層12との界面にはシリコン原子の移動に起因す る、高さ10nm程度の凹凸が形成される。

【0023】次に、ゲート酸化膜16を形成した後(図2(f)参照)、島状のポリシリコン層17が残るように所定の領域のゲート酸化膜層16をウェットエッチングで除去した後、ポリシリコン層15をドライエッチングによってシリコン窒化膜層12が露出するまでエッチングする(図2(g)参照)。この際、シリコン窒化膜層12の表面にはドライエッチングのダメージによって更に凹凸が形成される。統いて、図2(h)に示すように、シリコン窒化膜層12をウェットエッチングによって除去してシリコン酸化膜層11を露出させると、図2(h)の部分拡大図である(h')に示すように、表面凹凸が1nm以下の平坦な開口部を有するポリシリコンTFTを製造することができる。

【0024】このように、本実施例では、ポリシリコン暦15とシリコン酸化膜層11の間にシリコン窒化膜層40 12を挿入し、アイランドエッチの際にポリシリコン層 15をドライエッチングし、続いて、シリコン環化膜層12をウェットエッチングにより除去することでシリコン酸化膜層11の表面を踩出している。ここで、シリコン窒化膜層12の表面は、ELA及びポリシリコン層15のドライエッチングのダメージにより表面ラフネスが大きくなっているが、このシリコン窒化膜層12はウェットエッチングにより除去されるため、シリコン酸化膜間11の表面を平坦に保つことができる。従って、開口部表面には散乱により光の透過率が低下するような表面50 ラフネスが存在せず、良好な表示特性が得られるという

To: USPTO Page: 17/26 Date: 2006/1/25 上午 10:27:43

('5) 000-150893 (P2000-150893A)

効果が得られる。本実施例の製造方法によって形成した 開口部とシリコン酸化膜層11の界面に形成された凹凸 がそのまま残った場合を比較すると、本実施例では透過 率が従来に比べて約30%改替されている。

【0025】なお、シリコン窒化膜層12用のエッチャ ントに対するシリコン酸化膜層11のエッチレートは、 シリコン窒化膜層12のエッチレートの略1/10以下 となるような材料を選択することによって、エッチング はシリコン窒化膜層12/シリコン酸化膜層11界面で ストップし、シリコン酸化膜層11をエッチングするこ 10 となく、表面の平坦性を保つことができる。

【0026】 [実施例2]次に、本発明の第2の実施例 に係るポリシリコンTFTについて、図3及び図4を参 照して設明する。図3及び図4は、第2の実施例に係る ポリシリコンTFTの製造方法を模式的に説明するため の工程断面図である。

【0027】前記した第1の実施例と同様に、ガラス基 板10上にシリコン酸化膜11、シリコン窒化膜12、 アモルファスシリコン13をこの順に積層する(図3 (d)参照).次に、図3(e)に示すように、アモル 20 ファスシリコン層13上にキャップ膜としてシリコン酸 化膜(SiOx膜)層14を形成し、この上からELA を行い、ポリシリコン層15を形成する(図3(f)参 照)。

【0028】このシリコン酸化膜層14の膜厚は、EL Aの際にレーザのエネルギーがもっとも効率よくアモル ファスシリコン層13に伝わる膜原を選択する。例え ば、波長308nmのエキシマレーザを使用する場合、 もっとも効率が良くなるシリコン酸化膜層14の膜厚は 15を形成する場合も、ポリシリコン層15の下地層で あるシリコン窒化膜層12とポリシリコン層15の界面 に、高さ10nm程度の凹凸が形成される。

【0029】次に、シリコン酸化膜層14を緩衝フッ酸 でエッチング除去し(図4(g)参照)、ゲート酸化膜 16を形成した後(図4(h)参照)、ポリシリコン層 15をエッチングしてTFTの活性層となる島状ポリシ リコン16と開口部17を形成する(図4(i)参 照)。この際、ゲート酸化膜16→ポリシリコン層15 →シリコン窒化膜層12の順にエッチングすることで、 ポリシリコン屋15とシリコン登化膜層12との界面に ある高さ10 nm程度の凹凸部がすべて除去され、表面 凹凸が1mm以下という平坦な開口部が形成される。

【0030】また、キャップアニールによってポリシリ コン暦15を形成する場合、ELA強度がある一定以上 の強さになると、ポリシリコン層15内に空洞部分21 が形成される。このエネルギー強度は良好な結晶性のボ リシリコン層15を得るためのELA強度の直上にある ため、レーザの強度ばらつきが発生すると、良好なTF T特性が得られるポリシリコン層15には空洞部分21 50 る。

が存在する可能性が高い。このような構造のものをシリ コン酸化膜層14を緩衝フッ酸でエッチング除去する場 合、本実施例のようにポリシリコン層15とシリコン酸 化膜層11との間にシリコン窒化膜層12があると、緩 **賃フッ酸が空洞部分21から侵入した場合にもシリコン** 壁化膜層12がエッチングされることはなく、その後の 工程に悪影響を及ぼすことはない。

【0031】これに対して、図6に示すように、ポリシ リコン層15とガラス基板10との間がシリコン酸化膜 層11のみである場合、緩衝フッ酸が空洞部分21から 侵入しシリコン酸化膜層11がエッチングされることに なる。この為に、開口部17を形成した時に大きな凹部 22が存在することになり、この後の工程で層間絶縁膜 層19及びアルミ配線20を形成する際の形状にも大き な影響を与える。特に、アルミ配線20の形成時には、 図6(h′)に示すようにアルミ断線23の原因にな る。つまり、本実施例ではシリコン酸化膜層12により アルミ配線20の断線が起こりにくくなり、デバイスの 信頼性を向上させることができる。

[0032]

【発明の効果】以上説明したように、本発明によれば、 開口部表面には敗乱により光の遠過率が低下するような **表面ラフネスが存在せず、良好な表示特性が得られるボ** リシリコンTFTを製造することができるという効果を 奏する。

【0033】その理由は、ポリシリコン層の下地膜は、 ELAの際にシリコン原子の移動に起因する凹凸が生 じ、また、ポリシリコン層をドライエッチングにより除 去する際にダメージが入り更に表面が荒れるが、本発明 約50mmである。キャップアニールでポリシリコン層 30 ではポリシリコン層とガラス基板上に形成したシリコン 酸化膜層の間にはシリコン窒化膜層が挿入されており、 このシリコン窒化膜層をポリシリコン層除去後にウェッ トエッチングにより取り除くため、表面の平坦なシリコ ン酸化膜層を露出させることができるからである。

> 【0034】また、本発明によれば、キャップアニール を用いたELAの際ポリシリコン層に発生するピンホー ルに起因する配線の断線を防止することができるという 効果を奏する。

【0035】その理由は、キャップ層をウェットエッチ 40 ングする際、エッチャントがピンホールを通って浸透し ても、ボリシリコン層の下地膜のシリコン窒化膜はエッ チングされないために、空洞が生じることがないからで ある。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係るポリシリコンTF Tの製造方法を模式的に説明するための工程断面図であ る.

【図2】本発明の第1の実施例に係るポリシリコンTF Tの製造方法を模式的に説明するための工程断面図であ From: 8064986673

To: USPTO

Page: 18/26 Date: 2006/1/25 上午 10:27:44

(6) 000-150893 (P2000-150893A)

10

【図3】本発明の第2の実施例に係るキャップアニール を用いたポリシリコンTFTの製造方法を模式的に説明 するための工程断面図である。

【図4】本発明の第2の実施例に係るキャップアニール を用いたポリシリコンTFTの製造方法を模式的に説明 するための工程断面図である.

【図5】従来のポリシリコンTFTの製造方法を示す工 程断面図である。

【図6】 従来のキャップアニールを用いたポリシリコン TFTの製造方法を示す工程断面図である。


【図7】従来のキャップアニールを用いたポリシリコン TFTの製造方法を示す工程断面図である。

【符号の説明】


10 ガラス基板


- 11 シリコン酸化膜層
- 12 シリコン窒化膜層
- 13 非晶質シリコン層
- 14 シリコン酸化膜層
- 15 ポリシリコン層
- 16 ゲート酸化膜層
- 17 島状ポリシリコン層
- 18 開口部
- 19 シリコン窒化膜
- 10 20 A1配線
 - 21 空洞部分
 - 22 四部
 - 23 アルミ断線
 - 24 ピンホール

【図1】















【図2】








(h')



To: USPTO

Page: 19/26 Date: 2006/1/25 上午 10:27:44

(i7) 000-150893 (P2000-150893A)



(8) 000-150893 (P2000-150893A)

【図7】

